fpganedir.com'da ara

fpganedir mail

VHDL TASARIM AKIŞI

VHDL'de tasarım akışı üç kısımdan oluşur:

            

Kodlama: Bu kısım, programın VHDL kodunun yazılması safhasıdır. Tasarımcı dilerse kodun hepsini kendi yazabilir ya da program sihirbazları kullanarak kodun bir kısmını derleyici program kullanarak oluşturabilir. (ISE’de olduğu gibi)

Simülasyon: Bu kısımda oluşturulan VHDL kodun simülasyonu yapılarak, programın doğru çalışıp çalışmadığı test edilir. Böylece test esnasında çıkan hatalar, program FPGA’e yüklenmeden önce düzeltilebilir.

Sentezleme: Bu kısımda yazılım dili olan VHDL programı, donanım diline çevrilir. Yani RTL şeması çıkarılır. Sentezleme sonucunda yazılan kod compiler tarafından FPGA' e yüklenecek olan konfigürasyon dosyasına çevrilir. Sentezleme işlemi genel olarak compiler tarafından yapılmaktadır. Çünkü tasarımcı tarafından da yapılabilmesine rağmen tercih edilen bir yöntem değildir.

 

Anasayfa | Fpga | VHDL | VHDL Sözlüğü | Embedded Sistem | Android | Sayısal Tasarım | Simulasyon | PCB | Örnekler | Forum | İletişim
Copyright © 2010-2013 FPGAnedir. All Rights Reserved.