fpganedir.com'da ara

fpganedir mail

   * Proje Hakkında

   * Tasarıma ChipScope
      Pro Core Ekleme

   * ILA Core Ayarları (1)

   * ILA Core Ayarları (2)

    * ChipScope Analyzer

ChipScope Pro Analyzer

Bu örneğimizde basit bir sayıcı modülü tasarlayacağız. Daha sonra tasarımımızı FPGA'e yükleyik, Chipscope Pro Analyzer kullanarak, tasarımımızın iç sinyallerini inceleyeceğiz.

Sayıcı modülü start, stop ve clk sinyallerinden oluşacak.

Start sinyali "1" olduğunda sayıcı aktif hale gelecek ve sayma işlemine başlayacak.

Projeye Giriş

Bu örneğimizde ChipScope Pro Core'larından ILA (Integrated Logic Analyzer) 'yı kullanacağız. ILA tetikleme (trigger) mantığına göre çalışan soft bir ChipScope Pro core'dur.

ILA 'da tetikleme sinyali olarak modülümüzün start sinyalini kullanacağız. Start sinyali "1" olduğunda ILA sayıcıdan örnekler yakalayıp, kendi içerisinde kaydedecek. ChipScope Analyzer yardımıyla da depolanan örnekleri bilgisayarımızda görebileceğiz.

Aşağıda örneğimizde kullanacağımız VHDL kodunu bulabilirsiniz.

VHDL KODU

library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_ARITH.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;

entity simple_counter is
       Port ( clk        : in  STD_LOGIC;
                  start     : in  STD_LOGIC;
                  output  : out  STD_LOGIC_VECTOR (7 downto 0));
end simple_counter;

architecture Behavioral of simple_counter is
      signal counter:STD_LOGIC_VECTOR (7 downto 0):=(others=>'0');
begin
      process(clk,start)
      begin
          if start = '1' then
                if rising_edge(clk) then
                       counter<=counter +1;
                end if;
          else
               counter<=(others=>'0');
          end if;
      end process;
     output <= counter;
end Behavioral;

 

 

 

Anasayfa | Fpga | VHDL | VHDL Sözlüğü | Embedded Sistem | Android | Sayısal Tasarım | Simulasyon | PCB | Örnekler | Forum | İletişim
Copyright © 2010-2013 FPGAnedir. All Rights Reserved.