fpganedir.com'da ara

fpganedir mail

 * Proje Hakkında

 * Proje Oluşturma

 * Simülasyon

 * Pin Atama

  * Programı Yükleme

Proje Tanımı:

Bu projede, 1 bitlik 2 girişli bir comparatorün (karşılaştırıcı) tasarımından,  FPGA'e yüklenmesine kadar olan bütün kısımların XILINX ISE'de basamak basamak nasıl yapıldığını göreceğiz.

Projede neler yapacağız

Projeye Giriş

Bu projemizde  1 bitlik 2 girişli bir comparator'un Truth Table'nı çizer isek aşağıdaki tabloyu elde ederiz.


                   

Truth Table'dan aşağıdaki denklemi elde ederiz.

Output= in1.in2 +in1.’in2’

VHDL KOD

library IEEE;
use IEEE.STD_LOGIC_1164.ALL;

entity COMPARATOR is
      Port ( in1      : in STD_LOGIC;
                 in2      : in STD_LOGIC;
                 output : out STD_LOGIC);
end COMPARATOR;

architecture Behavioral of COMPARATOR is
begin
      output<=(in1 and in2) or ((not in1) and (not in2));-- output=in1.in2 + in1'.in2'
end Behavioral;

 

Anasayfa | Fpga | VHDL | VHDL Sözlüğü | Embedded Sistem | Android | Sayısal Tasarım | Simulasyon | PCB | Örnekler | Forum | İletişim
Copyright © 2010-2013 FPGAnedir. All Rights Reserved.