fpganedir.com'da ara

fpganedir mail

 * Proje Hakkında

 * VHDL Kod

 * Proje Oluşturma

 * Tasarım Oluşturma

 * Simülasyon

 * Pin Atama

  * Programı Yükleme

Proje Tanımı:

Bu projede, bir binary sayıcının tasarımından,  FPGA'e yüklenmesine kadar olan bütün kısımların basamak basamak Quartus II ile nasıl yapıldığını göreceğiz.

Projede neler yapacağız?

Projeye Giriş

Programımızda bir adet 26 bitlik sayaç ile birer adet reset  ve select butonları bulunacak. Reset butonu sayacı sıfırlayacak. Sayacın 21, 22, 23 ve 24. bitleri ile 23, 24, 25 ve 26. bitlerini bir MUX yardımı ile 4 adet LED'e bağlayacağız. Select buttonunu, MUX'un seçimi için kullanacağız.. Bu seçim iki ayrı hızda sayaç tasarlamamıza olanak sağlayacak.

sayac

Sayacın Zaman Ayarlaması

İnsan gözü yaklaşık 50 HZ'den düşük uyarımları fark eder. 50 Hz, 20 mlisaniyede bir değişime tekabül eder. (1\50= 20 ms) Geliştirme bordunda kullanacağımız CLK titreşimi ise 50 MHz= 20 ns olacak. 20ms\20ns=10e6 eder. Sayıcımızın  10e6 nın üzerindeki bütün değerler göz tarafından algılanacaktır.

1 kb=1024 bit   yaklaşık 1000 bite eşittir.
10e6 = 1000 kb=1 mb

20 bitlik bir sayaç tanımlanırsa, sayacın sıfırlama anı 20 ms olacak ve bu da gözümüzün algılama sınırı olan zamanı verecek.

Anasayfa | Fpga | VHDL | VHDL Sözlüğü | Embedded Sistem | Android | Sayısal Tasarım | Simulasyon | PCB | Örnekler | Forum | İletişim
Copyright © 2010-2013 FPGAnedir. All Rights Reserved.