fpganedir.com'da ara

fpganedir mail

 * Latch  

 * Örnek 1  

  * Örnek 2  

LATCH

Latch’ler dışarıdan müdahale edilinceye  kadar, üzerindeki sinyal ve değerleri  tutan mantık devreleridir. Latch'ler bu özellikleri ile birer depolama cihazlarıdırlar.

Latch (NOR kapılar ile)

Truth Table

VHDL Kod

library IEEE;
use IEEE.STD_LOGIC_1164.ALL;

entity Latch is
   Port ( Set      : in  STD_LOGIC;
             Reset : in  STD_LOGIC;
             Q         : out  STD_LOGIC;
             Q_n    : out  STD_LOGIC);
end Latch;

architecture Behavioral of Latch is
begin
     process (Set, Reset)
     begin
         if (Set = '1') then
               Q <= '1';
               Q_n<='0';
         elsif (Reset = '1') then
                   Q <= '0';
                   Q_n<='1';
         end if;
      end process;
end Behavioral;

Programın ModelSim'de simülasyonunu yaptıktan sonra aşağıdaki tabloyu elde ederiz.  

 

Anasayfa | Fpga | VHDL | VHDL Sözlüğü | Embedded Sistem | Android | Sayısal Tasarım | Simulasyon | PCB | Örnekler | Forum | İletişim
Copyright © 2010-2013 FPGAnedir. All Rights Reserved.