fpganedir.com'da ara

fpganedir mail

 * Inverter  

 * AND Gate

 * NAND Gate  

 * OR Gate  

 * NOR Gate  

 * XOR Gate  

 * XNOR Gate  

 * Binary Toplayıcı  

 * BCD Toplayıcı  

 * Comparator  

  * Priority Encoder

INVERTER

Truth Table

VHDL Kod

library IEEE;
use IEEE.STD_LOGIC_1164.ALL;

entity NOT_GATE is
    Port ( A  : in  STD_LOGIC;
              B  : out  STD_LOGIC);
    end NOT_GATE;

architecture Behavioral of NOT_GATE is
   begin
        B<= NOT A;
   end Behavioral;

Programın ModelSim'de simülasyonunu yaptıktan sonra aşağıdaki tabloyu elde ederiz.  

Anasayfa | Fpga | VHDL | VHDL Sözlüğü | Embedded Sistem | Android | Sayısal Tasarım | Simulasyon | PCB | Örnekler | Forum | İletişim
Copyright © 2010-2013 FPGAnedir. All Rights Reserved.