fpganedir.com'da ara

fpganedir mail

Modelsimde Proje Akışı

q

Proje Oluşturma

Projenin dizini (directory) File > Change Directory sekmesi seçilerek değiştirilebilir.
File > New > Project'i tıklayalım.

1

Açılan pencerede Project Name kutusuna proje ismini yazık OK 'e basalım.

2

Add Items to the Project penceresinde Add Existing File 'ı tıklayalım. Açılan ikinci pencerede File Name kutusunun yanındaki Browse butonuna tıklayalım. Açılan yeni pencerede projemize eklemek istediğimiz dokümanları seçtikten sonra Open 'a tıklayalım ve açık pencereleri kapatalım.

3

Workspace alanında Project adlı bir grubun oluştuğunu ve içerisinde proje dosyalarının eklendiğini görebiliriz.

NOT:Eklenen dosyaların status kısımlarındaki “?” işareti, dosyalarımızın compile edilmediğini gösterir.

4

HDL klasörlerimizde birbirine bağlanan kodlar varsa, eklenen kodun eklenilen koddan daha önce derlenmesi (compile) gerekir. Bundan dolayı derleme sırasını belirlemek gerekir.

NOT: ModelSim, klasörleri yukarıdan aşağıya doğru derler.

Derleme sırasını belirlemek için Compie > Compile Order 'ı tıklayalım.

5

Compile Order penceresinde Auto Generate butonuna basalım.

6

Menüden Compile > Compile All satırını seçelim.

7

Menüden Simulate>Start Simulation satırını seçelim.

8


Açılan pencerede klasörlerimizin bulunduğu kütüphaneden simülasyonunu yapacağımız klasörü seçelim ve OK'e tıklayalım.

9

10

 

Anasayfa | Fpga | VHDL | VHDL Sözlüğü | Embedded Sistem | Android | Sayısal Tasarım | Simulasyon | PCB | Örnekler | Forum | İletişim
Copyright © 2010-2013 FPGAnedir. All Rights Reserved.