fpganedir.com'da ara

fpganedir mail

AÇIKLAMA

Programın daha anlaşır hale getirmek için, programın belli yerlerine yazılan kod ile ilgili açıklamalar yapılması gerekebilir. Bu kısım hiçbir şekilde programı etkilemez.

-- açıklama

Örnek:

--------------------------------------------
--bu programda bir CLOCK tanımlayacağız
--CLOCK  generik yapıda olacak       
---------------------------------------------


library IEEE;
use
IEEE.STD_LOGIC_1164.ALL;

entity CLOCK is
    generic (Ust_seviye : integer := 3  );          
    Port ( CLK   : in  STD_LOGIC;            -- clock girişim (açıklama)
              CIKIS : out  STD_LOGIC);         -- clock çıkışım (açıklama)
end CLOCK;

 

Anasayfa | Fpga | VHDL | VHDL Sözlüğü | Embedded Sistem | Android | Sayısal Tasarım | Simulasyon | PCB | Örnekler | Forum | İletişim
Copyright © 2010-2013 FPGAnedir. All Rights Reserved.