fpganedir.com'da ara

fpganedir mail

BLOCK

Block, yazılan programın küçük parçalara ayrılmasını sağlar. Böylelikle program daha anlaşılır bir hale gelir

Block ismi : block 
    --Değişken ve sinyallerin tanımlanması
begin
    --  program ifadeleri
end block block ismi

ÖRNEK (İç İçe Geçmiş- Nested- Block):

library IEEE;
use
IEEE.STD_LOGIC_1164.ALL;

entity NESTED_BLK is
        Port ( in1   : in  STD_LOGIC;
                   in2   : in  STD_LOGIC;
                   in3   : in  STD_LOGIC;
                   in4   : in  STD_LOGIC;
                   out1 : out  STD_LOGIC;
                   out2 : out  STD_LOGIC);
end NESTED_BLK;

architecture Behavioral of NESTED_BLK is
    begin
       BLK1: block
          signal temp:STD_LOGIC;
          begin
               temp<= in1 and in2; --BLK1 tanımlanan temp
               BLK2: block
                    signal temp:STD_LOGIC;
                      begin
                             temp<=in2 and in2; --BLK2 tanımlanan temp
                              BLK3:block
                                   begin
                                        out1<=temp;--BLK2 tanımlanan temp
                              end block BLK3;
                     end block BLK2;
             out2<=temp;--BLK1 tanımlanan temp
        end block BLK1;
end Behavioral;

Programın ModelSim de simülasyonunu yaptıktan sonra aşağıdaki tabloyu elde ederiz.

 

 

Anasayfa | Fpga | VHDL | VHDL Sözlüğü | Embedded Sistem | Android | Sayısal Tasarım | Simulasyon | PCB | Örnekler | Forum | İletişim
Copyright © 2010-2013 FPGAnedir. All Rights Reserved.