fpganedir.com'da ara

fpganedir mail

GUARD

Block içindeki Boolean tipteki mantıksal ifadelerdir.

     signal<= guarded ifade;

ÖRNEK

RISING_EDGE : block (CLK'EVENT and CLK='1')
begin
  OUT_1 <= guarded not IN_1;
  ..................................
end block RISING_EDGE;

Örnekte, sadece CLK'EVENT ve  CLK='1' olduğu durumda,  OUT_1 değişkeni not IN_1 değerini alır.

 

 

Anasayfa | Fpga | VHDL | VHDL Sözlüğü | Embedded Sistem | Android | Sayısal Tasarım | Simulasyon | PCB | Örnekler | Forum | İletişim
Copyright © 2010-2013 FPGAnedir. All Rights Reserved.