fpganedir.com'da ara

fpganedir mail

IF YAPISI

Bir ya da birden çok şartlı değere bağlı olan bir ifadedir.

if koşul then
     --sıralı ifadeler
end if
-------------------------------
if koşul then
    --sıralı ifadeler
else
     --sıralı ifadeler
end if;
---------------------------------
if koşul then
   --sıralı ifadeler
elsif koşul then
  --sıralı ifadeler
else
  --sıralı ifadeler
end if;

NOT:

ÖRNEK 1

U1: if State = red  then
            Outputs <= '1'; --İlk satırdaki koşul “doğru” olduğunda bu işlem yapılır.
        end if U1; --İlk satırdaki koşul “yanlış” olduğunda U1 etiketli if yapısı sonlandırılır.

ÖRNEK 2

function AND_GATE (x, y: in Bit) return Bit is
    begin
          if x = '1' and y = '1' then--İki koşulun aynı anda doğru olması durumu sorgulanıyor.
                return '1'; -- x ve y aynı anda ‘1’ olduklarında fonksiyon çıkışı da ‘1’ olur.
           else
                  return '0'; -- x ve y aynı anda ‘1’ olmuyorlarsa fonksiyon çıkışı da ‘0’ olur.
            end if
   end AND_GATE;

ÖRNEK 3

if Status = RUN  then
     if Code_of_Operation = CONC  then
            F := X1 & X2 ;
      else
             F := "00000000";
      end if;
  Output <= F;
end if;

DETAYLI AÇIKLAMA

 

 

Anasayfa | Fpga | VHDL | VHDL Sözlüğü | Embedded Sistem | Android | Sayısal Tasarım | Simulasyon | PCB | Örnekler | Forum | İletişim
Copyright © 2010-2013 FPGAnedir. All Rights Reserved.