fpganedir.com'da ara

fpganedir mail

DİLİMLEME

Dilimleme işlemi dizileri parçalara ayırmak için kullanılır. Tek boyutlu bir dizinin içindeki ardışık elemanlardan oluşan her bir diziyi "dilim" olarak adlandırabiliriz.

              nesne_ismi ( aralık )
              fonksiyon_çağrılması ( aralık )

NOT:

ÖRNEK :

signal Veri : Bit_Vector(15 downto 0); -- ana dizi
Veri(15 downto 12) -- dilim 1 : 4 elemanlı bir alt dizi
Veri(11 downto 11) -- dilim 2 : tek eleman
Veri(8 downto 10)   -- dilim 3 : aralık “null” olur
Veri(5 to 13)             –  hata : sıralama ters

 

 

Anasayfa | Fpga | VHDL | VHDL Sözlüğü | Embedded Sistem | Android | Sayısal Tasarım | Simulasyon | PCB | Örnekler | Forum | İletişim
Copyright © 2010-2013 FPGAnedir. All Rights Reserved.