fpganedir.com'da ara

fpganedir mail

DEĞİŞKEN TANIMLAMA

Değeri değiştirilebilen nesne demektir.

variable değişken_ismi : tip;
variable değişken _ismi : tip := ilk_değer;

NOT:

ÖRNEK 1:

type Bellek is array (Natural range <>, Natural range <>) of Std_Logic; --Kısıtlanmamış dizi
variable Gecikme1, Gecikme2 : Time;                                                           --Aynı tipte değişkenler aynı satırda
variable RAM1: Bellek (0 to 1023, 0 to 8);                                                      --1KB bellek kapasitesi

Bellek tipi, deklare edilirken kısıtlandırılmadığı halde, daha sonra Natural alttipinin doğal aralığı ile sınırlandırılıyor. Bellek tipindeki RAM1 ise 1 KB (1024x8 bit) bellek kapasitesi ile sınırlandırılmıştır.

ÖRNEK 2:

type Bellek is array (Natural range <>, Natural range <>) of Std_Logic;
variable Hata : Boolean := true                --İlk değer true olarak atanıyor.
variable RAM2 : Bellek (0 to 7, 0 to 7):=   --Aggregate yöntemiyle bellek sıfırlanıyor.
  (('0', '0', '0', '0', '0', '0', '0', '0'),
  ('0', '0', '0', '0', '0', '0', '0', '0'),
  ('0', '0', '0', '0', '0', '0', '0', '0'),
  ('0', '0', '0', '0', '0', '0', '0', '0'),
  ('0', '0', '0', '0', '0', '0', '0', '0'),
  ('0', '0', '0', '0', '0', '0', '0', '0'),
  ('0', '0', '0', '0', '0', '0', '0', '0'),
  ('0', '0', '0', '0', '0', '0', '0', '0'));

ÖRNEK 3:

variable A : BIT;
variable B : INTEGER;
variable C,D : REAL;
variable E, F : BIT_VECTOR (0 to 3);

 

Anasayfa | Fpga | VHDL | VHDL Sözlüğü | Embedded Sistem | Android | Sayısal Tasarım | Simulasyon | PCB | Örnekler | Forum | İletişim
Copyright © 2010-2013 FPGAnedir. All Rights Reserved.